RANGKAIAN GERBANG LOGIKA
KOMBINASIONAL
Rangkaian Gerbang Logika
SEKUENSIAL
• RANGKAIAN LOGIKA KOMBINASIONAL :
Outputnya bergantung pada keadaan nilai input pada saat itu saja.
Piranti : Rangkaian gerbang OR -AND -NOT, decoder, adder,
subtractor dan multiplexer.


FULL ADDER (2-bit)
Simbol logika :
Carry in/Cin S
Input A FA Output
B Co
Rangkaian Logika :
HalfAdderABCoBAHalfAdderABCoCoCi
MASUKAN KELUARAN
Cin A B JML (S) Bawaan Keluar (Co)
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1


• RANGKAIAN LOGIKA SEKUENSIAL
Outputnya tidak hanya bergantung pada nilai input saat itu, tetapi
juga input-input sebelumnya (karakteristik memori).
Piranti : Flip-flop, register, dan counter.
Berdasarkan waktu sinyal, dibedakan menjadi :
• Rangkaian sekuensial sinkron
Operasinya disinkronkan dengan pulsa waktu yang dihasilkan oleh
pembangkit pulsa yang merupakan masukan bagi rangkaian.
Keluaran akan berubah hanya setiap adanya masukan pulsa
waktu, meskipun inputnya tidak berubah.
• Rangkaian sekuensial asinkron:
Operasinya hanya bergantung pada input, dan dapat dipengaruhi
setiap waktu.
Flip-flop (FF) : perangkat bistabil, hanya dapat berada pada salah satu
statusnya saja, jika input tidak ada, FF tetap mempertahankan
statusnya. Maka FF dapat berfungsi sebagai memori 1-bit.
JENIS -JENIS FLIP-FLOP
1. FF-RS (dirangkai dari NAND gate)
Simbol Logika : Rangkaian logika :
SRQQ'SQRQ’
AktifLow
Tabel Kebenaran :
MODE OPERASI
MASUKAN KELUARAN
S R Q Q’
Larangan 0 0 1 1
SET 0 1 1 0
RESET 1 0 0 1
TETAP 1 1 tidak berubah


2. FF – RS berdetak
Dengan adanya detak akan membuat FF-RS bekerja sinkron atau
aktif HIGH.
Simbol logika : Rangkaian logika :
SQRQ’
S
R
Q
CkCk
Q’
Tabel Kebenaran :
MASUKAN KELUARAN
MODE OPERASI Ck S
0
R Q Q’
Reset
Tetap
0 1
0
0 1
tidak berubah
Set 1 0 1 0
Terlarang 1 1 1 1
3. FLIP-FLOP D
Sebuah masalah yang terjadi pada Flip-flop RS adalah saat
keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk
mengatasinya adalah dengan mengizinkan hanya sebuah input saja.
FF-D mampu mengatasi masalah tersebut.
Simbol Logika : Tabel Kebenaran :
DQCkQ’
D Q
0 0
1 1


Rangkaian logika :
DQ'QClock
Dari gambar rangkaian gerbang FF_D di atas, maka simbol logika
FF-D yang dirangkai dari FF_RS menjadi
RQSDataDetakCkQ’
4. FLIP-FLOP JK
Implementasi gate/rangkaian gerbang FF-JK dan simbol logikanya
adalah seperti gambar berikut :
KQ'QClockJJQKCkQ’
Tabel Kebenaran FF-JK :
Mode Operasi

MasukanKeluaran

CKJ KQ Q’
Tetap . 0
Reset . 0
Set . 1
Togel . 1
0 tidak berubah
10 1
01 0
1 kondisi berlawanan
C. REGISTER
Fungsi : sebagai memori sementara untuk penggeseran data ke kiri
atau ke kanan. Dibangun dari kumpulan flip-flop, banyaknya flip-flop
menentukan panjang register dan juga panjang kata biner yang dapat
disimpan di dalam register.
. REGISTERSERI:
. REGISTER PARALEL :